PATENT ABSTRACTS OF JAPAN

(11) Publication number :

63-290413

(43) Date of publication of application: 28.11.1988

(51) Int. CI.

H03M 1/66 G06F 15/31 G06F 15/66 G06J 1/00

(21) Application number : 62-126208

(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD

(72) Inventor : AONO KUNITOSHI

(54) DIGITAL SIGNAL PROCESSING CIRCUIT

(57) Abstract:


(22) Date of filing:

PURPOSE: To reduce the circuit scale and the arithmetic speed by using a bit signal of a prescribed multiple factor so as to switch an output current of a prescribed current mirror circuit respectively and obtaining its total sum.

22, 05, 1987

CONSTITUTION: Let an output current of a D/A converter 10 be A(Xi), output currents of current mirror circuits 11, 12, 13, 14 are respectively A(Xi), 2A(Xi), 4A(Xi) and 8A(Xi). Transistor(TR) pairs 36 and 37, 38 and 39, 40 and 41, and 42 and 43 constitute switching 15, 16, 17, 18 respectively to switch the output current of the circuits 11, 12, 13, 14. The circuits 15, 16, 17, 18 are switched by using digital signals Y0, Y1, Y2 and Y3 at a reference voltage VB respectively and the final analog output current P is expressed in an equation. That is, the digital signal Xi is converted into the analog signal A(Xi) and a signal being the amplification of Yi time is outputted.

panagrayaradaragrayara Propinsi kangrayara



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

⑫公開特許公報(A)

昭63-290413

@Int_Cl_4

識別記号

庁内整理番号

@公開 昭和63年(1988)11月28日

H 03 M 1/66 G 06 F 15/31 15/66

A-6832-5J D-7056-5B

8419-5B F-6711-5B

i1-5B 審査請求 未請求 発明の数 1 (全 4 頁)

毎発明の名称

G 06 J

ディジタル信号処理回路

②特 願 昭62-126208

邦 年

愛出 願 昭62(1987)5月22日

母 発明 者 青野

1/00

大阪府門真市大字門真1006番地 松下電器産業株式会社内

切出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

邳代 理 人 弁理士 中尾 敏男 外1名

明 細 書

1、発明の名称

ディジタル信号処理回路

2、特許請求の範囲

ディッタル信号処理回路の出力段にかいて、第 1のディッタル信号と第2のディッタル信号を乗 算し、この乗算結果をアナログ信号で出力する。 かのでは、放出力回路が、前記第1のディッタル信号をアナログ電流に変換するディッタを かった信号をアナログ電流に変換するで電流源とい た2のべき乗の重み付けをされた複数のレント ミラー回路とにより構成され、該カレントミラー 回路の出力電流を、前記第2のディッタル信号の 各ピット信号によりそれぞれスイッチングする を特徴とするディッタル信号処理回路。

3、発明の詳細な説明

産業上の利用分野

本発明は、ディジタル信号処理回路に関するものであり、特にディジタル信号処理回路の出力部の乗算器とディジタル・アナログ変換器(以下

D/A変換器と記す)に関するものである。

従来の技術

近年のディジタル集積回路の発展により、音声や映像信号などのアナログ信号をディジタル信号 に変換して処理するディジタル信号処理の技術が 急速に進歩し、広範囲に応用される様になった。

第2図は一般のディジタル信号処理回路の全体 構成図であり、アナログ入力信号 1 をアナログ・ ディジタル変換器(以下 4 / D変換器と記す)2 によりディジタル信号に変換する。このディジタ ル信号が信号処理回路3で加算や乗算等の代数的 演算処理をうけ、その後 D / A 変換器 4 によりア ナログ出力信号5 を得るものである。

この様なディジタル信号処理回路において、信号処理回路3では所望の代数的演算を行なうが、その最終段においては、出力信号量の変換すなわら適当な増幅を行なったのちに D / A 変換する場合が多い。この増幅処理は、通常ディジタル乗算器によって行なわれる。

第3回に従来のディジタル信号処理回路の一般

的な出力部の構成を示す。聚算器のに、ディジタル信号 Xi、 Yj が入力され、 Xiの信号が Yj 倍されてディジタル出力が得られる。このディジタル出力を D / A 変換器 4 により変換して最終のアナログ出力信号 8 が得られるものである。

発明が解決しようとする問題点

この様な従来の回路において、信号量の任意の 増幅には、ディジタル信号処理において簡便的に 良く用いられるシフト演算では対応できない為、 ディジタル乗算器が不可欠となっている。しかし ながら、ディジタル乗算器の回路規模は大きく、 その演算速度も高速化が望まれている。特に信号 のピット長が長い場合には、その問題が顕著に表 われるようになる。

本発明はかかる点に置みてなされたもので、簡易な構成で、高速にディジタル信号の増幅をして アナログ変換を実現する出力段を有するディジタ ル信号処理回路を提供するととを目的としている。

問題点を解決するための手段

本発明は上記問題点を解決するため、被乗数と

としている。

第1 図において、1 Oは D/A 変換器であり、ディジタル信号 X 1 をアナログ電流に変換するものである。またトランジスタ2 O , 2 1 は、D/A 変換器を電流源とする第1 のカレントミラー回路 1 1 を構成している。同様に、2 個のしたののとこのでは、9 2 2 3 により 2 倍に重み付けされた第2 のカレントミラー回路 1 2 が構成され、4 個の された 3 のカレントミラー回路 1 3 が構成されのカレントミラー回路 1 4 が構成されている。

ナなわち、D/A 変換器の出力電流を A(Xi)とすると、カレントミラー回路 1 1 の出力電流は A(Xi),カレントミラー回路 1 2 の出力電流は 2・A(Xi),カレントミラー回路 1 3 の出力電流は 4・A(Xi),カレントミラー回路 1 4 の出力電流 は 8・A(Xi)が得られる。

次に、トランジスタ対、3Bと37,38と38。

なるディジタル信号 X1 をアナログ電流に変換し、 とのアナログ電流を電流 顔とし、2のべき乗の重 み付けをしたカレントミラー回路群を設け、各カ レントミラー回路の出力電流を乗数 X1 の各ピッ ト信号によりそれぞれスイッチングし、その総和 を求める事により、ディジタル信号 Xi が Xi だけ 増幅され同時にアナログ信号に変換された出力を 得るものである。

作用

本発明は上記した構成により、乗算器と D/A 変換器を一体化する事が可能となり、回路規模が 大幅に縮少でき、また演算速度が飛躍的に向上される。

実施例

第1図は本発明のディジタル信号処理回路の一 実施例を示す回路図である。ここでは説明を容易 ・にする為、ディジタル信号 Xi、Yj をそれぞれ 4 ビットとして図示しており、 Xi、Yj は

> $Xi = X_3 \cdot 2^3 + X_2 \cdot 2^2 + X_1 \cdot 2 + X_0$ $Yj = Y_5 \cdot 2^3 + Y_2 \cdot 2^2 + Y_1 \cdot 2 + Y_3$

4 O と 4 1 , 4 2 と 4 3 は それぞれスイッチング 回路 1 5 , 1 6 , 1 7 , 1 8 を 標成して かり、 前 記 カレントミラー回路 1 1 , 1 2 , 1 3 , 1 4 の 出力電流を それぞれスイッチングする。またスイッチング回路の各出力端は 互いに 結線され、電流 加算が行なわれる。

ことで、スイッチング回路は基準電圧V。と、前記ディジタル信号 II の各ビット信号との電圧比較によりスイッチングされるものであり、スイッチング回路 1 5 は Io、スイッチング回路 1 6 は Ii、スイッチング回路 1 7 は Ii、スイッチング回路 1 8 は Io により制御する事により最終アナログ出力電流 P は

 $P = \theta \cdot \lambda(X1) \cdot Y_3 + 4 \cdot \lambda(X1) \cdot Y_2$

+ 2 · A (X1) · Y1 + A (X1) · Y0

として求まる。すなわちディジタル信号 Xi がア ナログ信号 A(Xi)に変換され、それが Vi 倍増 幅された信号が出力されるものである。

発明の効果

以上述べてきた様に、本発明によれば、きわめ

て簡単な構成で、ディジタル信号の増幅およびア ナログ変換が同時におこなえ、かつ非常に高速に 処理が可能である為実用的にきわめて有用である。

4、図面の簡単な説明


第1図は本発明の一実施例におけるディジタル 信号処理回路を示す回路図、第2図は一般のディ ジタル信号処理回路の全体構成図、第3図は従来 のディジタル信号処理回路の出力部一例の構成図 を示す。

10……D/▲変換器、11~14……カレントミラー回路、15~18……スイッチング回路、 20~43……トランジスタ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


11~14 ー カレントミラー国路 15~18 ー スイッチング回路

第1図



1 - アナログ入力信子 5 - アナログ出力信子

第 2 図



惠 3 図

